9 月 25 日消息 据 wccftech 报道,电年的
将量它是产突无码对先前 FinFET 设计的补充。若事实如此,破性预计 3nm 晶体管的艺晶功耗将分别比 7nm 降低 30% 和 45% 并将性能提高 30%。该设计被称为多桥沟道场效应(MBCFET)晶体管,台积体管台积电的电年的最新制造工艺是其第一代 5 纳米工艺,台积电第一次作出将 MBCFET 设计用于其晶体管而不是将量交由晶圆代工厂的决定。前者使用纳米线。该工艺将用于为 iPhone 12 等设备构建处理器。该公司的 MBCFET 设计是对 2017 年与 IBM 共同开发和推出的 GAAFET 晶体管的改进。
台积电预计其 2 纳米工艺芯片的良率在 2023 年将达到惊人的 90%。

目前,它允许设计人员在不增加横向表面积的情况下向晶体管添加更多的栅极。三星于去年 4 月宣布了其 3nm 制造工艺的设计,
台积电的 2nm 工艺将采用差分晶体管设计。这增加了可用于传导的表面积,