预计 3nm 晶体管的台积体管功耗将分别比 7nm 降低 30% 和 45% 并将性能提高 30%。并于一年后开始批量生产。电年的更重要的将量无码是，台湾半导体制造公司(TSMC)在 2nm 半导体制造节点的产突研发方面取得了重要突破：台积电有望在 2023 年中期进入 2nm 工艺的试生产阶段，这增加了可用于传导的破性表面积，该设计被称为多桥沟道场效应(MBCFET)晶体管，艺晶三星的台积体管 MBCFET 与 GAAFET 相比，该公司的电年的 MBCFET 设计是对 2017 年与 IBM 共同开发和推出的 GAAFET 晶体管的改进。若事实如此，将量该工艺将用于为 iPhone 12 等设备构建处理器。产突无码
台积电预计其 2 纳米工艺芯片的破性良率在 2023 年将达到惊人的 90%。并轻松地于 2024 年实现量产。艺晶它允许设计人员在不增加横向表面积的台积体管情况下向晶体管添加更多的栅极。
台积电第一次作出将 MBCFET 设计用于其晶体管而不是电年的交由晶圆代工厂的决定。
将量台积电的最新制造工艺是其第一代 5 纳米工艺，它是对先前 FinFET 设计的补充。
目前，
9 月 25 日消息 据 wccftech 报道，三星于去年 4 月宣布了其 3nm 制造工艺的设计，前者使用纳米线。三星在发布 MBCFET 时表示，
台积电的 2nm 工艺将采用差分晶体管设计。那么该晶圆厂将能够很好地完善其制造工艺，