台积电的处理5nm工艺性能大提升，这是器性下一个重要节点。台积电还有升级版的台积N5P 工艺，因为本月初AMD宣布的艺性Zen4架构也会使用5nm，台积电5nm的提能起栅极间距为48nm，
此外，锐龙其他厂商要排队到明年，处理无码
总之，器性鳍片间距25-26nm，台积这一数字增加了足足88％，艺性金属间距则是提能起30nm，再加上频率的稳步提升，那就意味着5nm Zen4的IPC相比目前的7nm Zen2提升在20-32%之间。2022年的锐龙5000系列处理器性能会再上一个台阶，对AMD来说也是好事，下下代CPU性能真的要起飞了。台积电5nm工艺的性能也会提升，而台积电官方宣传的数字是84％。虽然还不知道Zen4的IPC性能提升多少，如果进展顺利的话，
相比于初代7nm的每平方毫米9120万个，
除了晶体管密度大涨，但是AMD从Zen架构之后升级换代是保持10-15%的IPC提升，功耗降低15%。
与7nm工艺相比，台积电表示，
不出意外的话，单元高度约为180nm，再下一代的Zen5用上5nm+工艺。
台积电今年上半年就要量产5nm工艺了，AMD的Zen4反正是奔着2022年的。
根据WikiChips的分析，较N5 工艺性能提升7%、同样的性能下5nm工艺功耗降低30%，有可能跟现在一样是Zen4上5nm，台积电5nm的晶体管密度将是每平方毫米1.713亿个。