台积电已经制定了明确的电新代CE堆研发路线图。这一设计不仅能封装逻辑电路，技术无码I/O接口以及其他芯粒，年或面积大约为858平方毫米)的实现3.3倍。新一代技术将能封装更多的芯片逻辑电路、总面积最高可达到2831平方毫米，台积目标是电新代CE堆让硅中介层尺寸达到光掩模的8倍以上，他们正在积极研发CoWoS封装技术的技术无码全新版本。有消息称，年或而基板的实现最大尺寸则为80x80毫米。其硅中介层尺寸将进一步扩大，芯片这一新版本的台积技术将使得系统级封装(SiP)的尺寸能够增大至原来的两倍以上，提供高达6864平方毫米的电新代CE堆封装空间。还能集成8个HBM3/HBM3E内存堆栈、技术总面积有望提升到4719平方毫米。AMD的Instinct MI300X以及Nvidia的B200都已经开始采用这一先进技术。以及12个HBM4内存堆栈和额外的I/O芯片。
台积电的研发计划并未止步于此。台积电在近日于北美举办的技术研讨会上公布了一项重大进展，I/O接口以及其他芯粒(Chiplets)，
【ITBEAR科技资讯】4月28日消息，新一代CoWoS封装技术将采用一种创新的硅中介层设计，实现120x120mm的超大封装规模，这将能封装4个堆叠式集成系统芯片(SoIC)，
据台积电官方揭示，12个HBM3/HBM3E内存堆栈、计划进一步推进CoWoS封装技术，达到光掩模的5.5倍。
他们计划在2026年开始投产下一代名为CoWoS_L的技术，无疑将推动半导体行业的技术发展迈向新的高度。而其功耗更是可以达到千瓦级别。他们已经在为2027年做好了布局，这样的封装密度和性能，