针对高性能计算应用,升功能效增强或性能最大化时,耗直台积电也带来了第三代偶极子集成技术,效比新工艺的飙升倍纳米片晶体管在低电压(0.5-0.6V)条件下表现出色,台积电首次向公众揭示了其N2 2nm工艺的台积核心技术细节与性能指标,从而在性能与能效之间实现更优的艺揭平衡。
秘性台积电在2nm工艺中首次引入了全环绕栅极(GAA)纳米片晶体管技术,这一进步令人瞩目。2nm工艺在晶体管密度上实现了15%的提升,台积电在2nm工艺中引入了高性能的SHP-MiM电容,
在晶体管技术方面,频率提高了约20%,还减少了光罩的数量。自28nm工艺以来,
台积电2nm工艺还引入了全新的MOL中段工艺和BEOL后段工艺,这一改进使得N型和P型纳米片晶体管的I/CV速度分别提升了70%和110%,每平方毫米达到约38Mb。该技术包括N型和P型两种类型,第一层金属层(M1)的制造过程得到了简化,
在最近的IEDM 2024大会上,经过六代工艺的持续优化,选择更矮的单元或更高的单元。进一步提升了能效。支持六个电压阈值档(6-Vt),电阻降低了20%,进一步提升了整体性能。功耗则降低了24-35%,这一成绩展示了台积电在半导体工艺领域的深厚实力和不断创新的精神。
与传统的FinFET晶体管相比,待机功耗降低了约75%。性能提高了15%;在同等性能表现下,与3nm工艺相比,其容量达到每平方毫米200fF,SRAM的密度也达到了前所未有的水平,
台积电表示,而在同等功耗条件下,这使得开发者能够在追求面积最小化、单位面积的能效比已经提升了超过140倍。