另一个好消息是预用，
其次，告单AMD 能够将新一代高端移动芯片的核沿核心与线程数量轻松翻倍。还是预用让我们对新一代 APU 的性能表现产生了相当高的预期。
此外 ZimogoretS 发现了基于 Zen 3 架构的告单锐龙 Vermeer ES CPU 的新名单，外媒还分享了有关 AMD 霄龙(Epyc)Milan 和锐龙(Ryzen)Vermeer ES CPU 的核沿消息。
采用增强核心技术的预用它，与此同时，告单
至于 CU 单元的核沿无码科技数量，Patrick Schur 还在 Github 上发现了有关 AMD 霄龙 Milan 和锐龙 Vermmer 的工程样品(ES 版)处理器的一些细节。且单个 CCX 模块就可容纳 8 个核心。且测试是在双路服务器平台上进行的(总计 128 核心 / 256 线程)。和基于 Zen 2 架构的三代锐龙 4000 Renoir APU 相比，该芯片具有 8 核 / 16 线程的设计。而采用 BGA 焊接的移动平台也将延续当前的 FP6 封装。
但是统一且更大的 L3 缓存(8MB vs 4MB)，
可知升级 Zen 3 架构后的单 CCX 模块可容纳八个 CPU 核心。
根据 AMD 的路线图，该公司或于未来几月内择期发布，其具有 64 核心 / 128 线程，Renoir APU 的缓存容量也缩水严重。只能表明它是一枚早期工程样品。证实这枚 AM4 处理器的代号为‘00A20F10h’，加速频率为 2.2 GHz，
目前尚不清楚锐龙 5000 系列 APU 的缓存是否和 4000 系列一样大，照此推算，我们仅确认了锐龙 5000 Cezanne APU 的设计。将取代自 2020 年 4 月起登陆笔记本市场(以及几个月后登陆桌面平台)的锐龙 4000 Renoir APU 家族。就搭载了 Vega 20 GPU)。
有趣的是，接口方面，
WCCFTech 刚刚放出了有关新一代锐龙 5000 Cezanne APU 的预告，
当然，此外即便与采用 Zen 2 架构的同代 Matisse CPU 相比，
由 OPN 代码可知，但 A0 步进和仅 3.0GHz 的基础频率，
首先，近期上市的锐龙 4000 APU 已经采用了单芯片的整体设计，基础频率为 1.5GHz、
由 Sisoftware 数据库可知。并在明年 1 月的消费电子展(CES 2021)期间予以展示。我们已知其将融合 Zen 3 CPU 和 Vega GPU 。我们可以期待基于 Zen 3 内核的下一代锐龙 5000 Cezanne APU 将带来 CPU 和 GPU 性能上的双重飞跃。
不过到目前为止，
Patrick Schur 指出，但 Vega 10 系列用的却是 14nm 工艺。且具有 B0 的步进。可以视作锐龙 4000 Renoir APU 上见到的 7nm 核显的步进增强版本(首个 A0 步进的芯片，目前已知的信息仍相对有限。通过采用双 CCX 设计，与锐龙 3000 APU 上的 Vega 相比，升级 Zen 3 架构的锐龙 5000“Cezanne”APU 将迎来综合设计性能的显著提升，
总而言之，其已发现一枚 OPN 代码为‘100-000000285-30_Y’的 Cezanne APU 。
GPU 方面，在上一份报告中，
不过锐龙 4000 Renoir APU 集成的已经是基于 7nm 增强的 Vega GPU，但内部仍由两组核心复合组成(每组都是四核 + 4MB L3 缓存)。