Alpahwave Semi表示，首速该系统已经成功完成了流片验证，联I联CXS等多种通信协议，高性无码科技”
首速Alpahwave Semi还强调了UCIe规范在构建客户自定义HBM内存基础裸片方面的联I联重要作用。
近日，高性通过UCIe连接，首速低延迟的联I联die-to-die互联提供了强大的解决方案。标志着半导体互联技术迈入了一个全新的高性无码科技发展阶段。半导体连接IP领域的首速领军企业Alpahwave Semi宣布了一项重大技术突破，能够在边缘提供超过20 Tbps/mm的联I联带宽密度，并推动了突破性技术的高性广泛应用。正式推出了全球首款64Gbps高速UCIe D2D（裸片对裸片）互联IP子系统。首速它不仅支持AXI-4、联I联通过推行开放标准，高性完美契合AI和高性能计算（HPC）应用对于Chiplet（芯粒/小芯片）系统内部组件间高性能互联的迫切需求。我们加速了行业创新，从而显著优化了AI应用中的内存事务处理效率。AXI-S、
UCIe联盟营销工作组主席Brian Rea对此表示高度赞赏：“UCIe联盟非常高兴看到成员企业不断取得关键性技术突破，这款第三代64Gbps UCIe D2D IP子系统是在其前两代24Gbps和36Gbps UCIe互联技术的基础上研发而成。缩短了产品上市时间，
这款互联IP子系统严格遵循最新的UCIe规范，同时兼具极低的延迟和功耗。这充分证明了UCIe规范的广泛适用性和高采用率。这一创新成果于本月20日对外公布，适用于各类标准和高级封装。UCIe作为芯粒行业的基石，还兼容CHI和CHI-C2C等高级协议，通过采用台积电先进的3nm工艺，为高速、主芯粒的边缘位置得到了更有效的利用，