Alpahwave Semi还强调了UCIe规范在构建客户自定义HBM内存基础裸片方面的联I联重要作用。该系统已经成功完成了流片验证，高性无码科技
Alpahwave Semi表示，首速低延迟的联I联die-to-die互联提供了强大的解决方案。适用于各类标准和高级封装。高性
UCIe联盟营销工作组主席Brian Rea对此表示高度赞赏：“UCIe联盟非常高兴看到成员企业不断取得关键性技术突破，首速完美契合AI和高性能计算（HPC）应用对于Chiplet（芯粒/小芯片）系统内部组件间高性能互联的联I联迫切需求。它不仅支持AXI-4、高性还兼容CHI和CHI-C2C等高级协议，能够在边缘提供超过20 Tbps/mm的带宽密度，从而显著优化了AI应用中的内存事务处理效率。标志着半导体互联技术迈入了一个全新的发展阶段。主芯粒的边缘位置得到了更有效的利用，并推动了突破性技术的广泛应用。我们加速了行业创新，通过采用台积电先进的3nm工艺，这款第三代64Gbps UCIe D2D IP子系统是在其前两代24Gbps和36Gbps UCIe互联技术的基础上研发而成。同时兼具极低的延迟和功耗。这充分证明了UCIe规范的广泛适用性和高采用率。
这款互联IP子系统严格遵循最新的UCIe规范，这一创新成果于本月20日对外公布，半导体连接IP领域的领军企业Alpahwave Semi宣布了一项重大技术突破，通过推行开放标准，CXS等多种通信协议，
近日，