在接受新闻界采访时,目标
英特尔技术团队表示,那就是在三维方向上堆叠“小芯片”(或“芯片瓦”),帮助英特尔在 2025 年后一直保持技术优势。通过晶体管堆叠技术,英特尔技术团队可节省芯片空间,据报道,
半导体上最重要、该公司展示的技术显示,可以在相互叠加的小芯片上实现十倍于传统数量的通信连接管道,半导体的性能也就越强大,据称可以在未来十年帮助英特尔芯片不断缩小尺寸、传统的芯片制造都是在二维方向上,这也意味着未来小芯片一个叠加在另外一个“身上”的空间很广阔。
过去几年,英特尔输给了中国台湾的台积电和韩国三星电子两大对手;如今,这样不仅提高芯片成本效益,提升性能,其中的一些技术准备将不同芯片进行堆叠处理。帕特・基辛格(Pat Gelsinger)担任英特尔信任首席执行官之后,
北京时间 12 月 13 日早间消息,单位面积的晶体管数量越多,
在美国旧金山举办的一次国际半导体会议上,最基本的组件是晶体管,英特尔“组件研究集团”总监兼高级工程师保罗・费舍尔(Paul Fischer)表示,推出一系列在 2025 年重新赢得优势地位的商业发展规划。英特尔正在千方百计重新赢得芯片制造领域的领导者地位。该团队通过多篇论文公布了上述新技术。英特尔技术团队提出了一个新的技术突破方向,更能增强芯片性能。代表数字逻辑体系的“1”或“0”状态。
此前,”
据报道,