有消息透露，存或1a DRAM的调整EUV层数多达5层，超过SK海力士的设计无码科技同期产品，而三星的存或HBM3E则依赖于14nm级（即1a nm）DRAM，
同时，调整
报道指出，设计这限制了三星迅速调整HBM3E内存DRAM Die的存或能力。但这一决策面临诸多风险。调整
三星1a DRAM技术不仅面临设计上的设计无码科技挑战，未能实现预期的存或成本降低。但工艺稳定性不足，调整
【ITBEAR】据韩媒ZDNET Korea近日报道，设计还遭遇了工艺问题。存或然而，调整三星电子的设计HBM3E产品面临供货延迟问题，三星电子内部正在考虑对其1a DRAM的部分电路进行重新设计，新设计至少需要6个月才能完成，这在工艺上构成了一定的劣势。这使得及时向下游厂商交付产品变得困难。以期提高竞争力并降低成本。并需等到明年第二季度才能进行批量生产，
三星在其12nm级（1b nm）DRAM的初步设计中并未考虑HBM的应用，后者更早获得了英特尔的产品认证。三星1a DRAM的设计缺陷也导致其在DDR5服务器内存条的市场竞争中落后于SK海力士，主要原因在于其基础的14nm级DRAM技术存在瓶颈。这两家公司的HBM内存产品基于1b DRAM技术，
相较于SK海力士与美光，三星的36GB容量HBM3E 12H内存预计要到2025年的第二至第三季度才能开始供应市场。该内存产品的认证及供货进程受到英伟达等主要需求方的密切关注。
三星在内存生产中积极引入EUV技术，