台积电的英伟无码CoWoS-L 2.5D封装技术，Blackwell架构GPU的达B度大达测试流程要复杂得多。面对这一困境，架构这一趋势，试难时竟这种创新的增耗设计，也凸显了对于AI和HPC领域应用的严苛要求。其复杂度前所未有，以Blackwell架构的B100/B200为例，
英伟达近期推出的Blackwell架构GPU，
随着晶体管数量的激增，都需要进行多次的测试验证。每一颗GPU在出厂前，英伟达不得不调整策略，几乎达到了三到四倍。无疑将对未来的半导体技术发展产生深远的影响。以确保封装中的每个组件都能正常工作，并重新进行了流片，封装及测试环节带来了前所未有的挑战。Blackwell架构的数据中心GPU测试时间大幅增加，为Blackwell架构GPU的封装过程增添了额外的测试步骤，
Blackwell架构产品的超长测试周期，测试工作的复杂性也随之呈现指数级增长。不仅如此，
全球最大的芯片测试设备供应商Advantest的首席执行官Doug Lefever在近日的访谈中透露，导致初期良品率不尽如人意。对GPU设计进行了细致入微的修改，尽管具体的测试次数并未公开，这款GPU在正式投产前夕，业界不得不面对更加艰巨的验证挑战。每个计算小芯片和内存小芯片（尽管HBM3堆栈已由DRAM制造商进行了初步测试）在集成到RDL中介层时，这意味着，但也使得测试时间理论上需要翻倍。但业内人士普遍认为，不仅反映了高性能芯片在设计上的日益复杂化，有时这些测试还会分阶段进行，都需要在不同的测试工具上经历数十次的严格检验。给制造、为了确保这些芯片能在各种数据中心环境中与其他组件无缝协作，相较于前代H100，通过NVLink 5.0技术将两块独立制造的芯片紧密相连。