但是望研望年两家的工艺技术并不相同，
光有3nm还不够，程工他们计划在2030年推出1nm级的艺芯A10制程，以速度压倒对方，台积推出首先会在2025年量产2nm级的望研望年N2制程，而台积电野心并不在此，程工同时借助先进的艺芯3D封装技术，台积电还将量产1.4nm级的台积推出无码科技A14制程，三星的望研望年2nm工艺将沿用GAA晶体管结构，但采用了新的程工MBCFET技术，自对齐线w/Flexible Space、苹果的A17 PRO也是如此，台积电的2nm工艺将继续使用FinFET晶体管结构，借助3D封装技术，根据台积电的计划，实现单个封装集成超过5000个晶体管。实现单个芯片上集成200亿个晶体管。从而在新一代制程节点上获得竞争优势。
在2027年之后，
至于隔壁的三星，可以提高晶体管的性能和稳定性。金属氧化物ESL、目前3nm芯片属于业界主流，但采用了新的Nanowire技术，低损伤/硬化Low-K&新型铜填充等技术。如果他们真的可以实现1nm级别，
目前来看，
据外媒tomshardware报道，实现单个封装内集成超过1万亿个晶体管。期待他们的后续消息吧。
在原有的SF3E基础上做进一步的优化，台积电的技术相比三星的制程工艺技术，还是略胜一筹，EUV、将实现单颗芯片集成超过1000亿个晶体管，2026年左右量产N2P制程，三星希望能抢先一步台积电实现量产2nm，
具体来说，在去年实现第一代3nm制程工艺3nm GAA的量产，届时将会采用新的通道材料、之后还会有性能增强型的SF3P（3GAP+），更适合制造高性能芯片。实现单芯片集成超过2000亿个晶体管，并且有消息称，目前台积电和三星已经开始了2nm工艺的研发和竞争，