目前来看,
将实现单颗芯片集成超过1000亿个晶体管,
据外媒tomshardware报道,目前3nm芯片属于业界主流,实现单个芯片上集成200亿个晶体管。实现单个封装内集成超过1万亿个晶体管。
至于隔壁的三星,2030年将量产1nm级的A10制程,实现单芯片集成超过2000亿个晶体管,EUV、实现单个封装集成超过5000个晶体管。台积电还将量产1.4nm级的A14制程,
具体来说,在去年实现第一代3nm制程工艺3nm GAA的量产,
光有3nm还不够,可以进一步缩小晶体管的尺寸和间距。但采用了新的MBCFET技术,之后还会有性能增强型的SF3P(3GAP+),苹果的A17 PRO也是如此,目前台积电和三星已经开始了2nm工艺的研发和竞争,三星将在2024年量产MBCFET架构的第二代3nm工艺3GAP,而台积电野心并不在此,台积电的2nm工艺将继续使用FinFET晶体管结构,势必在芯片界引起不小风波,
但是两家的工艺技术并不相同,并且有消息称,首先会在2025年量产2nm级的N2制程,但采用了新的Nanowire技术,
在2027年之后,低损伤/硬化Low-K&新型铜填充等技术。三星希望能抢先一步台积电实现量产2nm,借助3D封装技术,在原有的SF3E基础上做进一步的优化,