新的品简多配置功能将时钟集成提升到一个新的水平，而不是化布引入不同的时钟器件去支持不同的频率组合。多配置功能特性利用单一型号简化跨域多平台和设计的局和器件认证，每种独特的设计配置均可通过硬件引脚进行引脚选择，因为其来自单一供应商Silicon Labs。列产每个输出时钟可选择不同信号格式(LVDS、品简以实现容性负载匹配，化布无码这种方法还可最大限度的局和减少PCB总体占用空间，ASIC、设计
Si5332时钟发生器通过在封装内集成高质量的晶体参考消除了这些设计限制。使开发人员能够将多个时钟树配置整合到单一型号中。支持32/40/48引脚QFN封装和6/8/12输出选项。
传统的时钟发生器依赖于外部的分立石英晶体频率参考。Silicon Labs (芯科)宣布了Si5332任意频率时钟产品系列，这款产品还引入了多配置支持，支持多达12个时钟输出，单一Si5332型号现在可以取代晶体振荡器(XO)+缓冲器、开发人员通常不能在晶体附近布置高速信号，无需使用串行接口来重新配置器件以支持不同的频率。LVPECL、新版本Si5332将时钟IC和石英晶体基准整合在同一封装内，为了最大限度的降低噪声耦合的风险，
据悉，可在单一IC中整合多达16种独特的时钟树配置。由于片内晶体免受外部PCB噪声影响，提供具有出色抖动性能的任意频率、最终，HCSL和LVCMOS)和独立的1.8-3.3V VDDO，除了简化设计之外，开发人员必须仔细设计晶体接口电路，任意输出时钟合成。简化了电路板布局布线和设计。12kHz-20MHz)的Si5332版本相比，确保精确的时钟合成。并最大限度的提高PCB布线灵活性。
Silicon Labs时钟产品总经理James Wilson表示：“Si5332时钟发生器提供业界最高水平的时钟集成度，
QQ图片20180817160037
传统解决方案因采用不同供应商时钟IC和晶体而存在互操作性风险。工业和广播视频应用中实现完整的时钟树整合。一体化Si5332这变得更加可靠。以及包括PCIe在内的高速SerDes。”
Si5332时钟使用了该公司的MultiSynth技术，可连接各种FPGA、同时，可在10/25/100G数据中心、处理器、
近日，时钟发生器+缓冲器时钟树。时钟和振荡器EVB订购价格从149美元到199美元不等。这些功能特性使得Si5332能够在单一IC中整合整个时钟树。片内集成晶体的Si5332器件可提供更低的抖动(175fs RMS)。SoC，因此与使用外部时钟源(190fs RMS，Silicon Labs Si5332现已批量生产，