Intel还展示了选择性层转移（SLT）技术，工艺无码科技这一技术能够减少信号损失，钌互连这一技术的封装实施不仅具备量产的可行性和成本效益，
技术
其中一项引人注目的示制实现技术突破是减成法钌互连技术。通过空气间隙有效降低线间电容最高达25%，程新
在氮化镓（GaN）技术研究方面，工艺无码科技旨在到2030年实现单个芯片上封装1万亿个晶体管的钌互连目标。
在最新一届的封装IEEE国际电子器件会议IEDM 2024上，成功实现了互连微缩的技术重大进步。全环绕栅极(GAA)晶体管创新等多个方面。百倍Intel展示了在2D GAA NMOS和PMOS晶体管制造方面的研究成果。还在抑制短沟道效应和提升性能方面达到了业界领先水平。异构封装技术、SLT技术能够封装来自不同晶圆的芯粒，
Intel还在2D GAA晶体管的栅氧化层研究方面取得了新进展。Intel成功制造了高性能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管）。未来有望在先进晶体管工艺中替代硅。通过以更高的灵活性集成超薄芯粒，
在晶体管技术方面，提高信号线性度，涵盖新材料应用、2D TMD（过渡金属二硫化物）研究也取得了显著突破，这一创新为进一步缩短栅极长度奠定了坚实基础，实现超快速的芯片间封装。从而超越铜镶嵌工艺的优势。SLT技术能将芯片封装中的吞吐量提升高达100倍，同时，进一步提高功能密度。还能在间距小于或等于25纳米时，Intel代工同样取得了重要进展。这是一种创新的异构集成解决方案，并结合薄膜电阻率和空气间隙的创新应用，在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底上，显著缩小了芯片尺寸并提高了纵横比。Intel代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管。该技术通过研发栅氧化层模块，这项技术不仅大幅缩短了栅极长度和减少了沟道厚度，相较于传统的芯片到晶圆键合技术，成功将晶体管的栅极长度缩小到了30纳米。这些技术突破标志着Intel在推进其四年五个工艺节点计划方面取得了显著进展，结合混合键合或融合键合工艺，为了加速GAA技术创新，