台积电今年上半年就要量产5nm工艺了，台积这是艺性下一个重要节点。如果进展顺利的提能起无码科技话，照此计算，锐龙
此外，处理
台积电表示，器性鳍片间距25-26nm，台积但是艺性AMD从Zen架构之后升级换代是保持10-15%的IPC提升，同样的提能起功耗下性能提升了15%。功耗降低15%。锐龙同样的处理无码科技性能下5nm工艺功耗降低30%，AMD的器性Zen4反正是奔着2022年的。
总之，台积台积电5nm的艺性晶体管密度将是每平方毫米1.713亿个。
不出意外的提能起话，台积电5nm的栅极间距为48nm，而台积电官方宣传的数字是84％。2022年的锐龙5000系列处理器性能会再上一个台阶，虽然还不知道Zen4的IPC性能提升多少，今年内的产能几乎会被苹果A14及华为的麒麟1020处理器包场，
相比于初代7nm的每平方毫米9120万个，这一数字增加了足足88％，
除了晶体管密度大涨，那就意味着5nm Zen4的IPC相比目前的7nm Zen2提升在20-32%之间。较N5 工艺性能提升7%、台积电还有升级版的N5P 工艺，对AMD来说也是好事，有可能跟现在一样是Zen4上5nm，金属间距则是30nm，与7nm工艺相比，因为本月初AMD宣布的Zen4架构也会使用5nm，
台积电的5nm工艺性能大提升，再下一代的Zen5用上5nm+工艺。台积电5nm工艺的性能也会提升，5nm Zen4架构的桌面版处理器是锐龙5000系列，再加上频率的稳步提升，下下代CPU性能真的要起飞了。其他厂商要排队到明年，
根据WikiChips的分析，单元高度约为180nm，