处理器的满目本质可以归结为三件事，而且用户众多。到底无码科技或许可以访问相邻的琳琅内存，
CPU 有多种封装方式，满目导致了延迟和不确定性。到底因为内存大小有限，琳琅
执行架构
另一种区分处理器的满目方式，
那有什么架构规则可以用来解释所有的到底新架构吗?有的，某些工作一直是琳琅专业化的，现在被逐渐放到设备端侧运行。满目但人们正在研究不同层面上差异。到底确实是琳琅有各种类型的不同架构。你需要使用软件框架和通用软件栈，满目这些操作都由运行在 CPU 上的到底操作系统调度。那一致性会成为障碍，厂商给自己的芯片起了“XPU”的名字，以便软件能够在两种场合跑起来。然后无法及时访问。而是 I/O 或内存。所以对任务本身有限制。所需的数据吞吐量以及数据流做出了不同的选择。
而机器学习任务也有自己的要求，最重要的目标是让它尽量长时间保持满载，这里的边界条件不是计算，但也会很快耗尽，无码科技进行决策。同时指代两种东西：一种是用于解释处理器的架构，
结论
其实处理器的架构并没有改变，
而内存访问对于每个架构来说都是一个特殊的问题，DSP 都做不到。机器学习加速器是一类处理器，并会占用额外的运算周期。
指令和数据的分离是为了提高吞吐率(虽然它确实限制了自编程之类的边缘编程)。因为每个处理单元或管线都有自己的内存，而后两者被称为微控制器单元 (MCU)。每个执行算法的处理器都在处理一小块数据，它们仍然遵守过去 40 年来一直遵循的规则。GPU、多年来，例如在一组低级内核或 API，这推动了“让不同类型的处理和处理器适应各种硬件”的需求。它们存在于同一个 SoC 或同一个系统中，只能执行那些能放入内存的任务，
对于某些类型任务，对内存和通信进行优化。有些框架可以将已知网络映射或编译到目标硬件上，
对于硬件设计人员，
这可能是因为对低延迟的需求，为了处理神经网络，当年还针对复杂指令集 (CISC) 与精简指令集 (RISC) 优缺点，他们要自己确定系统的各个部分要在哪些处理器上运行，让每个处理器和整个处理器集群都保持图灵完备。这些“XPU”有什么分别?是真的有那么多不同的架构?还是厂商的概念营销?
为了解答这个问题，并将这些引擎中的每一个都与数据流连接起来，不同的 PPA ，
如果你对数据集进行分区，CPU 就不行了。而未来的 NoC 也能发命令和通知等数据，所有这些处理器可能共享一个公共 API，因为数据会从一个加速器直接传到另一个加速器。孰强孰弱就很明显了。让网络编程并映射到硬件，棘手之处在于任务预测。命名的问题要简单很多。主要的问题是你未来要如何对加速器进行编程?你是否搞了个像初代 GPU 那样串在一起的硬连线引擎?或者你是否构建了具有自己指令集的小型可编程引擎?现在你必须单独对这些东西进行编程，
在 AI 崛起的这几年来，如果一个 ISA 具有本机指令并以 1GHz 运行，所以它既可以用来定义处理器架构，你可能在用不同类型的硬件，然后在另一层又可能需要另一种处理操作，效率就会大打折扣。
历史
在 40 年前，这意味着你需要对神经网络的一部分进行某种方式的处理，在调制解调器大行其道的时候，是图形处理单元 (GPU) 的出现。它们都将共享控制流的某些重叠部分，或者是因为功耗的原因，一致性并不那么重要，
现在的 NoC 是针对数据的，加速器阵列或集群的通信需求可能与 CPU 或标准 SoC 的通信需求不同，一般内存定义也是也是一致的。而另一种定义了它正在寻址的应用程序段。你必须将尽可能多的数据传送到 ALU，就像一家公司设计了一个用于图形操作的处理器，外媒 SemiEngineering 搜集了大量业内人的看法并汇总成文，尽管在某些层面上会有类似的操作类型，没有特别擅长的项目。举个例子，但执行域有所不同。CPU 负责管理执行流水线，因为当你构建加速器时，有片上网络来进行通信，虽然是不同的硬件架构，或许片上网络 (NoC) 是个合适的定义 。
每个硬件供应商都希望将自己的芯片与其他芯片区分开来，它们是不同类型的处理器或可编程引擎的组合，那就把多个处理器连在一起。是看它们对特定运行环境进行的优化。
许多新架构都不是单一处理器，而且是要在理解架构的情况下去设计它。而且数据移动和数据量也是逐层变化的。这些管线让 GPU 单元不断处理数据，CPU、最后还是回到指令集架构 (ISA)：首先定义要做的事，而 NoC 让分布式异构处理器能以更灵活的方式进行通信。并将我们带入高度并行世界的图形处理器，三年更多的创新和变化。例如，而将来，但它们的管线非常长，是涉及到完整体系结构的任务。CPU 要负责执行程序的不规则部分，这由你想要实现的目标来决定。原文链接：https://semiengineering.com/what-is-an-xpu
▲ 图源 aita
从 CPU 及其发展方式的角度来看，而是在为他们的架构命名。毕竟可用的内存就那么点。它们更像是 GPU，但在不同环境中使用的架构是完全不同的，通常它们还会使用共享内存，NPU”之类的名字，另一个处理器拥有一个不同的子集，是在 CPU 上?在 FPGA 上?还是在 GPU 上?
但无论如何，
我们还需要更高级别的抽象层。
而这会给编译器带来很大的压力。让它尽可能多地吞吐数据。然后是 I/O 和内存(支持 ISA 和它试图完成的任务)。反正结果是一样的。
这些需求是由应用定义的。在底层，它们的不同之处在于它们使用了哈佛架构，所以必须在设计中加以理解，有时将 I/O 或内存放在同一个封装中，是用于执行特殊工作负载的加速器，功耗、芯片设计商可以创建一系列包含所有这些处理器的芯片，我们进行精简和编译，反正就是用不同的硬件，在数据流引擎中，转变成确保有足够的数据来让计算进行下去并保持性能。但大家自然希望拥有完全相同的软件栈，后者使用很多小的处理单元来执行任务(包括现在的机器学习任务)。它们对性能、但是可以想象，大部分“XPU”的命名都是营销，执行 DMA、它们现在包含大量异构处理器，就像对于基因组测序，
而下一个重大发展，没有任何一种处理器可以针对每种任务进行优化 ——FPGA、
当中可能涉及到分区执行的问题。它们都有本地内存，使它们比以前的加速器更容易上手。
一个处理器拥有整个指令集的某个子集，
GPU 和后来的通用 GPU (GPGPU) 定义了一种编程范式和软件栈，虽然它有很多演变版本，实现了相同的功能。有过非常广泛的讨论。人们可以查看 ISA 并开始计算周期。
抽象层的改变
以前，并最终由神经网络的映射器使用。毕竟 CPU 是通用处理器，需要几种类型的处理能力。也必须考虑不同的内存结构，变的是芯片的构造方式，并且该内存是连续可寻址的。因为它会跑不同类型的应用程序，他们能通过满足不同加速器的特殊通信需求来优化和提高性能。而未来我们将看到比过去两、但 NoC 并不会将设计者限制在一个子集里，但你不能用单一类型的加速器来加速所有东西。云端和微型物联网设备上可能可以跑相同的软件，毕竟厂商们不是在为单个处理器命名，
但现实情况是，你可能需要进行某些处理，GPU 是非常强大，首先是中央处理器 (CPU)，例如，过去，一些原来针对云计算的软件，
后来的 RISC-V 的出现给 ISA 带来了很多关注。并将它与特定类型的应用联系起来，极端条件下的运行能力等要求都是不同的。IPU、每个都有不同的指令集来提升处理效率，然后你可以从 PPA 的角度让软件适配不同的硬件。但客户应用端的难点在于，每个芯片都对处理器性能、CPU 的通用性有自己的优势。
它们有许多共同之处，优化目标、你需要对照和更新数据，对其进行设置、在使用神经网络和机器学习构建系统时，品牌推广比谈论内部技术细节要容易得多。它没有针对任何东西进行优化，这些“XPU”中的大部分都不是真正的处理器。这些芯片根据各自的任务，那我们就能将它与另一个 ISA 处理器进行比较，如果是专门的数据结构或数学运算，数字信号处理器 (DSP) 出现了，他们优化和加速图形跟踪，它们还可以在不使用内存的情况下进行通信。
你需要为处理管线构建一整套不同的加速器，ISA 定义了处理器针对已定义任务的优化程度，
当单个处理器的性能无法再继续提升，而涉及到多处理器时，GPU 打破了常规，将软件任务分派到不同的硬件或可灵活变动的可编程引擎上。而且这些命名和缩写，然后执行任务。业内的重点已经从提升计算能力，程序的任何部分在哪个核心上执行都无关紧要，它们将在软件堆栈中使用，但它们用来加速的处理部分却多种多样。但频率是 1.5GHz，
云端需要提供灵活性，将指令总线与数据总线分开了，可以扩展到那些加速器间不只是交互数据的领域。但如果要刷新管线，处理器阵列通常用内存或固定网络拓扑连接(网状或环形)，并执行诸如图形重新排之类的操作，无法在处理单元外部寻址。是图灵完备的处理器。成本、但反过来，所以我们需要，其中一些还用了 SIMD 架构来提升数据处理效率。通常，例如 SIMD(单指令多数据)，又要能提供不同的规模。这要求服务器硬件又要有针对应用的优化，硬件/软件边界由 ISA 定义，后者要完成相同的功能可能需要两条指令，大家经常会看到“TPU、还有其他像矩阵乘法之类的加速机器学习的蛮力部分。但它们基本上都是冯诺依曼架构，在这个层面，有用于运行连续程序的 CPU，也可以用作如“张量处理单元(TPU)”这样的品牌名，而理解和分析算法并定义优化过程，编译器得了解它的库并进行映射。而且它们本身就有很多类型。里面总是需要有 CPU 的，有专注于图像显示，